PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-342033

(43) Date of publication of application: 13.12.1994

(51)Int.CI.

G01R 31/26 G01R 31/28

H01L 21/66

(21)Application number : 05-151488

(71)Applicant: ANDO ELECTRIC CO LTD

(22)Date of filing:

28.05.1993

(72)Inventor: SEKI TAKANORI

KUMAKI TAMOTSU


(54) CLAMP CIRCUIT AND IC TESTER USING THE SAME

(57)Abstract:

PURPOSE: To provide a clamp circuit which does not deteriorate to be broken even if a defective IC is tested and

an IC tester using the circuit.

CONSTITUTION: A clamp circuit for reducing reflection waves when an input terminal 3a changes from high to low comprises a clamp diode D1, a constant current source 6 with the maximum current value set that can be made to flow from the clamp diode D1 to the input terminal 3a at the low level, a current absorbing diode D3 and a clamp voltage source 4 set at the low level. A clamp circuit for reducing reflection waves when the input terminal 3a rises from low to high comprises a clamp diode D2, a constant current source 7 with the maximum current value set that can be made to flow from the input terminal 3a at the high level to the clamp diode D2, a current absorbing diode D4 and a clamp voltage source 5 set at the high level.



LEGAL STATUS

[Date of request for examination]

25.09.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3109329 [Date of registration] 14.09.2000

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right] 14.09.2003

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(川)特許出顧公開發号

特開平6-342033

(43)公開日 平成6年(1994)12月13日


(51) Int.CL ⁵	織別配号	庁内整理番号	P I			技術	沒示的所
GO1R 31/26 31/28	G	9214-2G					
HO1L 21/66	F	7630-4M					
		8912-2G	G01R	31/ 28		R	
			審查請求	未證求	商求項の数 2	FD (4	≥ 5 頁()
21)出顯番号 物類平5-151488		(71)出顧人					
(22)出験日	平成5年(1993)5月28日		•		も は株式会社 は日区雅田4丁目	310架7县	
	1,240 - (1000) 0)	3 2 00 H	(72)発明者			110454.1.43	
					· 七田区辞田4丁月	19番7号	安藤電
			(72)発明者				
				東京都大	七国区籍田4丁目	19番7号	安徽電
				気株式名	社内		

(54) 【発明の名称】 クランプ回路およびこれを用いた I Cテスタ

(57)【要約】

【目的】 不良の I C を検査した場合でも劣化破損する ことのない クランプ回路およびこれを用いた I C テスタ を提供する。

【構成】 入力端子3aがHighからLowに変化したときの反射液を低減するクランプ回路は、クランプ用ダイオードD1と、クランプ用ダイオードD1からLowレベルの入力端子3aに向かって流すことができる最大の電流値が設定された定電流源6と、電流吸収用ダイオードD3と、Lowレベルに設定されたクランプ用路は、クランプ用ダイオードD2と、Highレベルの入力端子3aからクランプ用ダイオードD2と、Highレベルの入力端子3aからクランプ用ダイオードD2と、Highレベルに設定された定電流源7と、電吸収用ダイオードD4と、Highレベルに設定されたクランプ用電圧源とを備える。



(2)

特闘平6-342033

【特許請求の範囲】

【請求項1】 入力蝎子(3a)のHighレベルからLo wレベルへの立ち下がり時の反射波を低減する第1のク ランプ手段と、入力端子(3a)のLowレベルからHig hレベルへの立ち上がり時の反射波を低減する第2のク ランプ手段とを備えたクランプ回路において、

第1のクランプ手段は、入力端子(3a)にカソードが接続 された第1のクランプ用ダイオード(M)と、第1のクラ ンプ用ダイオード(D1)からしowレベルの入力端子(3a) に向かって確すことができる最大の電流値が設定された 10 第1の定電液源(6) と、第1の定電流源(6) とアノード が接続された第1の電流吸収用ダイオード(D3)と、第1 の電流吸収用ダイオード(D3)のカソードに接続されたL owレベルに設定されたクランプ用電圧源(4) とを値

第2のクランプ手段は、入力端子(3a)にアノードが接続 された第2のクランプ用ダイオード(D2)と、Highレ ベルの入力端子(3a)から第2のクランプ用整液器(D2)に 向かって流すことができる最大の電流値が設定された第 2の定電流源(7) と、第2の定電流源(7) とカソードが 29 接続された第2の電流吸収用ダイオード(04)と、第2の 電流吸収用ダイオード(D4)のアノードに接続された日 : よりレベルに設定されたクランプ用電圧源とを備えるこ とを特徴とするクランプ回路。

【請求項2】 【C(1) の出力電圧値を基準電圧と比較 することにより【C(1) の良否を判定する【Cテスタに おいて、

IC(1) の出力電圧値を入力する入力回路の入力端子(3 a)にカソードが接続された第1のクランプ用ダイオード (四)と、第1のクランプ用ダイオード(D1)からしowレ ベルの入力端子(3a)に向かって流すことができる最大の 電流値が設定された第1の定電流源(6)と、第1の定電 流源(6) とアノードが接続された第1の電流吸収用ダイ オード(D3)と、第1の電流吸収用ダイオード(D3)のカソ ードに接続されたLowレベルに設定されたクランプ用 電圧源(4) とを備えた第1のクランプ手段と、

入力端子(3a)にアノードが接続された第2のクランプ用 ダイオード(D2)と、Highレベルの入力鑑子(3a)から 第2のクランプ用ダイオード(D2)に向かって流しろる最 大の電流値が設定された第2の定電流源(7) と、第2の 定電流源(7) とカソードが接続された第2の電流吸収用 ダイオード(D4)と、第2の電流吸収用ダイオード(D4)の アノードに接続された日ighレベルに設定されたクラ ンプ用電圧源とを備えた第2のクランプ手段とを備え、 第1のクランプ手段は入力端子(3a)のHighレベルか ろしowレベルへの立ち下がり時の反射波を低減し、第 2のクランプ手段は入力端子(3a)のLowレベルからH ・8 h レベルへの立ち上がり時の反射波を低減すること を特徴とするICテスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はクランプ回路。とくに 検査される!Cの出力電圧を測定することによりICの 良否を判定するICテスタなどの入力回路に有利に適用 されるクランプ回路についてのものである。

[0002]

【従来の技術】従来技術による!Cテスタの入力回路の 構成および検査される!C(以下、DUTという。)の 接続を図るにより説明する。

- 【0003】図3の1はDUT、2はDUTの出力端子 とICテスタの入力回路を接続する同軸ケーブルであ る。ICテスタの入力回路は、比較器3、比較電圧源 (V3) 8およびクランプ回路31により構成され、ク ランプ回路31はクランプ用ダイオードD1・D2およ びクランプ電圧源4·5で構成される。比較器3は、D UT1の出力状態(且1ghレベル、Lowレベル)の 判定を基準電圧源8の出力3りと比較することで行う判 定回路であり、判定出力3cを!Cテスタの試験訓御部 に与え、DUT 1の動作の良否を判定させる。
- 【0004】次にクランプ回路31について説明する。 クランプ回路31はダイオードD1. D2およびクラン プ電源4、5で構成されている。DUT1の出方信号は 同軸ケーブル2を通じて比較器3に接続されるが、DU **T1の出力インビーダンスは同軸ケーブル2の特性イン** ピーダンスよりの数分の1であることと、比較器3は高 入力インピーダンスであるため、同軸ケーブル2の特性 インビーダンスと整合できない。このため、クランプ回 路31がない場合、比較器3の入力端子3gで反射波を 生じ、この反射波により比較器3の入力波形にリンギン グ(振動)が生じて比較器3が誤動作する。

【0005】図4は、DUT1の出力波形(実練)と、 クランプ回路31が無い場合に入力端子3aに現れる波 形(破線)を示したものである。図4に示すようにクラ ンプ回路31がない場合には、DUT1の出力波形が目 18hレベルからLowレベルに変化すると、反射波が 生じてリンギングが発生しているのがわかる。クランプ 回路の目的はこの反射波を低減することで比較器3の誤 動作を防止することにある。

【①006】次に図3に示した従来技術におけるクラン プ回路31の動作を説明する。ダイオードD1とクラン プ電圧類4はDUT1の出力がHighレベルからLo wレベルへの変化、すなわち立下り時の反射波の低減す る。クランプ電圧源4の電圧はほぼDUT1のLowレ ベルと同じ電圧に設定されている。このため、反射によ ってダイオードD1のカソード(比較器の入力3a)の 電圧がLowレベルよりさらに負側へ駆動されると、ダ イオードD1に電流が流れることにより反射波の振幅を おさえることができる。

【0007】一方、ダイオードD2とクランプ電圧源5 59 はDUT1の出力がLowレベルからHighレベルへ

の変化、すなわち立上り時の反射波を低減する。クラン プ電圧源5の電圧は、ほぼDUT1のHighレベルと 同じ電圧に設定されている。このため、反射によってダ イオードD2のアノード(比較器の入力3a)の電圧が 且ighレベルよりさらに正側へ駆動されると、ダイオ ードD2に電流が流れて立下り時と同様に反射波の緩幅 をおさえることができる。

[0008]

【発明が解決しようとする課題】しかし、このような従 来技術におけるクランプ回路では、クランプ電圧源4 お 10 よび5の電圧値は正常なDUT1のHighレベルまた はLowレベル値をもとに設定するため、不良品のDU T1を検査したときにダイオードD1・D2に予期せぬ 過大電流が流れ、クランプ回路31が劣化破損すること があった。したがって、従来のクランプ回路を用いた! Cテスタは、耐久性が低く、作業性が悪くなるという欠

【0009】との発明は、不良の! ○を検査した場合で も劣化破損することのないクランプ回路およびこれを用 いた【Cテスタを提供することを目的とする。

[0010]

【課題を解決するための手段】この目的を達成するため に、この発明は、入力端子3aの日ighレベルからし owレベルへの立ち下がり時の反射波を低減する第1の クランプ手段と、入力端子3 a のし o w レベルから目 1 ghレベルへの立ち上がり時の反射波を低減する第2の クランプ手段とを備えたクランプ回路において 第1の クランプ手段は、入力端子3aにカソードが接続された 第1のクランプ用ダイオードD1と、第1のクランプ用 ダイオードD1からLowレベルの入力繼子3aに向か って流すことができる最大の電流値が設定された第1の 定電流源6と、第1の定電流源6とアノードが接続され た第1の電流吸収用ダイオードD3と、第1の電流吸収 用ダイオードD3のカソードに接続されたLowレベル に設定されたクランプ用電圧線4とを備える。また、第 2のクランプ手段は、入力端子3aにアノードが接続さ れた第2のクランプ用ダイオードDOと、Highレベ ルの入力端子3 aから第2のクランプ用ダイオードD2 に向かって流すことができる最大の電流値が設定された 第2の定電機源でと、第2の定電機源でとカソードが接 続された第2の電流吸収用ダイオード D4と、第2の電 流吸収用ダイオードD4のアノードに接続されたHig hレベルに設定されたクランプ用電圧源とを備える。

【0011】またこの発明によれば、DUT1の出力電 圧値を基準電圧と比較することによりDUT1の良否を 判定する I Cテスタは、DUT 1 の出力電圧値を入力す る入力回路の入力端子3 a にカソードが接続された第1 のクランプ用ダイオードD1と、第1のクランプ用ダイ オードD1からLowレベルの入力端子3aに向かって

流源6と、第1の定電流源6とアノードが接続された第 1の電流吸収用ダイオードD3と、第1の電流吸収用ダ イオードD3のカソードに接続されたし 0 wレベルに設 定されたクランプ用電圧源4とを値えた第1のクランプ 手段と、入力端子3 a にアノードが接続された第2のク ランプ用ダイオードD2と、目1ghレベルの入力端子 3 a から第2のクランプ用ダイオード D 2 に向かって流 すことができる最大の電流値が設定された第2の定電流 源?と、第2の定電流源?とカソードが接続された第2 の電流吸収用ダイオード D 4 と、第2 の電流吸収用ダイ オードD4のアノードに接続されたHighレベルに設 定されたクランプ用電圧源とを備えた第2のクランプ手 段とを備える。第1のクランプ手段は入力端子3 aのH 18hレベルからLowレベルへの立ち下がり時の反射 波を低減し、第2のクランプ手段は入力繼子3aのLo wレベルからHighレベルへの立ち上がり時の反射波 を低減する。

[0012]

【作用】この発明によれば、入力繼子3 aが目ighレ 20 ベルからLowレベルへ立ち下がったとき、定電流源6 よりクランプ用ダイオードDlを介して入力端子3aに 電流が流れ、入力端子3aがLowレベルからHigh レベルへ立ち上がったとき、クランプ用ダイオードD2 を介して入力端子3 a より定電流源? に電流が流れる。 これら定電流源6・7によりクランプ回路に過大電流が 流れず、クランプ回路の劣化破壊を防止できる。

[0013]

【実能例】つぎに、この発明によるクランプ回路を! C テスタの入力回路に適用したときの実施例を示すプロッ ク図を図lに示す。図lのlは検査される!CであるD UT. laはDUT1の出力端子、2は検査されるDU Tlを!Cテスタの入力回路に接続するための同軸ケー ブルである。

【0014】ICテスタの入力回路は、DUT1の出力 電圧が且 i g h レベルかし o w レベルかを判定するため の臺準電圧となる基準電圧源(V3)8と、DUT1の 出力電圧を入力端子3aに基準電圧源8の出力電圧を入 力端子3りにそれぞれ入力してDUT1の出力電圧を判 定する比較器3と、入力端子3aに発生するリンギング を防止するクランプ回路33により構成されている。 実 施例でも比較器3は、DUT1の出力状態(Highレ ベル、Lowレベル)の判定を基準電圧額8の出力3ヵ と比較することでその判定出力3cをICテスタの試験 制御部に与え、DUT1の動作の良否を判定させる。

【0015】また、クランプ回路33は、クランプ用ダ イオードD1・D2、クランプ用ダイオードD1・D2 に電流が流れないとき、定電流源6・7からの電流を吸 収する電流吸収用ダイオードD3·D4、電流制限値を 決める定電流源6(! 1) ・7 (! 2) およびクランプ 流すことができる最大の電流値が設定された第1の定電 50 電圧纜4(Vl)・5(V2)により構成され、これち

特関平6-342033

各構成要素が図1に示すように接続されている。クラン プ電圧源4はDUT1のLowレベルにほぼ等しい電圧 値に、クランプ電圧源5はDUT1のHighレベルに ほば等しい電圧値に、それぞれ設定される。

【0016】定電流額6はダイオードD1かちLowレ ベルを出力しているDUT1に向かって流すことができ る最大の電流値が設定される。また、定電流源7は日1 g h レベルを出力しているDUT 1からダイオードD2 に向かって流すことができる最大の電流値が設定され る。なお、定電流源6・7は電流極性が互いに逆のもの 19

【0017】次にクランプ用ダイオードD1・D2の電 流を制限する動作について説明する。なお、ことではD UT1の出力がHighレベルからLowレベルに変化 するときについて説明する。

【0018】Highレベルの状態では、定電流源6の 電流はダイオードD3を通ってクランプ電圧源4に流れ 込んでいる。ダイオードD3のアノードの電圧はクラン プ電圧源4の電圧(Lowレベル)より、ダイオードD 3の順方向電圧分だけ高い電圧ではあるが、ほぼLow 20 状態になる。 レベルと同一であり、クランプ用のダイオードD1は逆 バイアス(カソードが且ighレベル、アノードがLo wレベル) されている。

【0019】図4で、比較器3の入力端子3aおよびク ランプ用のダイオードD1のカソードは反射によって、 Lowレベルよりさらに負側に駆動されるため、定電流 瀬6からの電流はダイオードD1に流れだし、反射波を 減少させることができる。

【0020】このとき、ダイオードD1から同軸ケーブ ル2を通してDUT1に流れる電流の最大値は定電流源 6の電流設定によって決まる。定電流源6の電流値はあ ちかじめダイオードD1が劣化破損しない値に設定され ているため、従来のように看付回路33が劣化破損する ことはない。なお、DUT 1 の出力がLowレベルから Highレベルに変化するときは、クランプ用のダイオ ードD2のカソードに接続される回路により同様の電流 制限動作がおとなわれる。

【0021】ところで、DUT1の端子は入力と出力を 共用することがある。このため、ICテスタにおいては DUT1の出力を判定する入力回路とDUT1にテスト パターンなど信号を与えるドライバ回路を結合している ことが多い。図2は、このような!Cに適用可能な!C テスタの入力回路に本発明を適用したときの実施例の標 成図である。なお、この実施例において図1と同じ構成 要素には同一の符号を記し、符号35によりクランプ回 路を示している。

【0022】入力回路として使用するときと、ドライバ 回路として使用するときの切換えはI/O切換信号で行 なわれる。また、定電圧源 (V4) 9と (V5) 10 は、ドライバ回路が動作するとき、クランプ用のダイオ 50 【符号の説明】

ードD1、D2を逆バイアスにして、テストパターンの 信号入力を出力するドライバ回路 1 1 に影響を与えない ようにするためにある。定電圧源9、10はそれぞれダ イオードD5. D6を通して、クランプ用のダイオード DlのアノードとD2のカソードに接続する。

【0023】入力回路として使用するときは、インバー タ12を介して入力したI/O切換信号によってドライ バ11の出力は高インピーダンス状態になり、影響をを あたえないようにする。このとき、定電圧源9は定電圧 - 源4の設定上眼値(Lowレベルの上眼値)、定電圧源 10は定電圧源5の設定下限値(Highレベルの下限 値)のそれぞれの電圧を出力するように 1/0切換信号 で制限される。

【0024】一方、ドライバ回路11を使用するとき は、定電圧源9はドライバ回路11のLowレベル出力 電圧の下限値、定電圧源10は日1811レベル出力電圧 の上限値をそれぞれ出力するよう!/〇切換信号によっ て制御される。この動作によってドライバ回路 1 1 が動 作するときは、ダイオードD1、D2が鴬に逆バイアス

【0025】定電流源6・7の電流値は30~50mA が一般的に用いられる。他の実施例としては、DUT1 に電流負荷の印加回路として使用できる。このときは、 DUTIのLowレベル出力時のすい込み電流網格値を 定電流源6に設定し、Highレベル出力時の出力電流 規格値を定電流7に設定し、さらに定電圧源4・5を電 流切換電圧に設定する。

【0026】なお、上述した実施例では本発明をICテ スタの入力回路に適用したが、本発明はとくにICテス 夕に限定されるものではなく、クランプ用ダイオードに 過電流の流れる可能性のある他の装置にも適用可能であ る.

[0027]

【発明の効果】との発明によれば、検査を行うICが不 良であり、クランプ回路に過電流が流れる場合であって も、定電液源により流れる電流が制限されるためクラン ブ回路が劣化破損することはない。このため、不良!C によりICテスタが破壊されることがなくなり、ICテ スタの耐久性および作業性が大幅に向上する。

【図面の簡単な説明】

【図1】この発明によるクランプ回路を!Cテスタの入 力回路に適用したときの構成図である。

【図2】この発明によるクランプ回路を備えた【Cテス タにおける入方回路と、ドライバ回路を組み合わせたと きの実施例を示す構成図である。

【図3】従来の【Cテスタの入力回路におけるクランプ 回路を示した構成図である。

【図4】検査を行う!Cの出力波形とクランプ回路が無 いときの入力波形とを示した波形図である。

